台积电准备HBM4基础裸片：将采用N5和N12FFC+工艺制造

上个月，SK海力士宣布与台积电（TSMC）签署了谅解备忘录（MOU），双方就下一代HBM产品生产和加强整合HBM与逻辑层的先进封装技术密切合作。SK海力士计划与台积电合作开发第六代HBM产品，也就是HBM4。据了解，台积电将生产用于HBM4的基础裸片（Base Die），这是双方针对搭载于HBM封装内最底层的基础裸片优化工作的一部分。

据AnandTech报道，台积电在近日举办的2024欧洲技术研讨会上表示，将采用N5和N12FFC+工艺制造基础裸片，为HBM4提供前所未有的性能和能源效率。台积电称，正在与主要的HBM内存合作伙伴联手，在先进制程上实现HBM4的全堆栈集成，其中N12FFC+工艺可以在满足性能要求下具备成本优势，N5工艺则可以在更低功耗下达到HBM4预期的速度。

N5是目前最先进的制程工艺之一，用于制造最好的CPU和GPU，现在用到存储器上属于一件大事，比起之前传言中采用的N7工艺更为先进。利用N5工艺，可以将更多的逻辑和功能封装到HBM4的基础裸片里，并实现非常精细的互连间距，这对于逻辑芯片上的直接键合至关重要，从而提高人工智能（AI）和高性能（HPC）所需的内存性能。N12FFC+工艺源自台积电非常成熟的16nm FinFET技术，制造的HBM4基础裸片可用于构建12层及16层堆栈，分别提供48GB和64GB的容量，比起N5工艺更具性价比。

此外，台积电还在优化CoWoS-L和CoWoS-R封装技术，以支持HBM4集成。按照SK海力士和台积电的计划，HBM4预计在2026年投产。