欢迎参与评论,每一条合规评论都是对我们的褒奖。
请 登录 或 快速注册 后发表评论
台积电(TSMC)的3D Fabric系统集成平台对先进封装进行了分类,包括了三个部分,分别是用于3D芯片堆叠技术的前端封装SoIC、以及用于后端先进封装的CoWoS和InFO系列。其中基于FOWLP(扇出晶圆级封装)的InFO封装多年来被苹果独占,在2016年首次应用于iPhone 7的A10处理器。
据TrendForce报道,随着谷歌Pixel 10系列搭载的Tensor G5明年改用台积电的3nm工艺,也将采用InFO封装,很快不再是苹果独家使用。目前InFO_PoP技术已发展到第九代,去年成功认证在3nm芯片,为移动设备实现了更高的效率和更低的功耗。
今年的Tensor G4芯片即将发布,预计采用三星的FOPLP(扇出面板级封装)。尽管普遍认为晶圆级封装(WLP)比面板级封装(PLP)具有优势,但由于良品率和成本的考虑,FOWLP在现阶段仍然占主导地位。最近有消息指出,台积电也开始开发FOPLP技术,并计划建设一条小型生产线进行试产。
传统上,芯片的进步是通过更先进的工艺节点实现的。不过新材料可以在单个芯片上集成更多晶体管,从而实现相同的缩放目标。随着先进制程节点的开发越来越困难,先进封装成为了性能提升的关键,不但有助于增强性能、降低成本,而且还能用于绑定顶级客户高端产品,提升竞争优势。此外,与前端技术相比,后端技术所需的投资要小得多,使其成为了新一轮半导体竞赛中的关键领域。