Sam Naffziger称，AMD的Infinity Fabric接口打造了独特的EPYC、Ryze和Instinct MI300系列产品，提供了无与伦比的核心数量、性能和功能集，“（接口）延迟太高，功耗太高，但我们有一个有能力的工程师团队，他们说，‘我知道如何解决这个问题’，‘我将提供一个轻量级的接口’，‘我将使它变校’，‘我将消除延迟周期’，如果我们达到了这些目标，现在我们就有了一个多芯片解决方案，就像一个单芯片SoC，我们设定了这些目标，然后监督团队的执行以实现目标，它是如此具有变革性”。

Sam Naffziger认为，UCIe可以做的是拥有一个小芯片生态系统和库，为第三方开发模块化设计能力提供了机会，那么一个定制平台就能合理利用其他公司的某一个小芯片并连接起来。未来将看到更多这样的产品涌现，但这需要标准和经过深思熟虑的设计平台能力。

UCIe全称为Universal Chiplet Interconnect Express，即通用小芯片互连通道，这是一种开放的行业标准，旨在封装级别建立互连。AMD是开发UCIe规范的团队之一，但是否计划开发与UCIe兼容的芯片仍有待观察。

去年在美国加利福利亚州圣何塞举办的“Intel Innovation”峰会上，英特尔CEO帕特-基尔辛格（Pat Gelsinger）展示了世界上首个采用UCIe连接的芯片，代号“Pike Creek”。其带有采用英特尔自家Intel 3工艺制造的UCIe IP模块，同时还有台积电（TSMC）N3E工艺制造的新思科技（Synopsys）UCIe IP模块，两个模块之间通过英特尔EMIB先进封装技术进行连接。

据TomsHardware报道，这颗采用UCIe连接的芯片带有采用英特尔自家Intel 3工艺制造的UCIe IP模块，同时还有台积电（TSMC）N3E工艺制造的新思科技（Synopsys）UCIe IP模块，两个模块之间通过英特尔EMIB先进封装技术进行连接。

2022年3月，Advanced Semiconductor Engineering, Inc. (ASE)、AMD、Arm、谷歌云、英特尔、Meta、微软、高通、三星和台积电宣布建立UCIe联盟，以打造小芯片生态系统，制定小芯片互联标准规范，让不同厂商的模块可以协同工作。目前最新的是UCIe 1.1规范，其中包括了针对汽车应用的其他增强功能，除了支持标准的2D封装外，还支持更为先进的2.5D封装，比如英特尔的EMIB和台积电的CoWoS等。

UCIe全称为Universal Chiplet Interconnect Express，即通用小芯片互连通道，这是一种开放的行业标准，旨在封装级别建立互连。UCIe联盟希望可以建立一个芯片到芯片的互联标准，并培育一个开放的小芯片生态系统，以满足客户对可定制的封装级集成的需求，连接来自多个供应商的芯片。在最早的UCIe 1.0里，涵盖了芯片到芯片之间的I/O 物理层、协议和软件堆栈等，并利用了PCI Express（PCIe）和Compute Express Link（CXL）两种高速互连标准。

UCIe联盟在新版本规范中详细说明了体系结构规范属性，以定义将在测试计划和遵从性测试中使用的系统设置和寄存器，确保了设备互操作性，而UCIe 1.1规范也完全向后兼容原有的UCIe 1.0规范。UCIe 1.1规范的要点：

针对汽车的增强功能，包括运行状况监控和高可靠性应用程序的修复。

具有完整UCIe协议栈的流媒体协议的新用途，包括同时支持多协议和端到端链路层功能。

通过新的凸点图优化高级封装的成本。

增强合规性测试。

UCIe 1.1规范可公开索取。

去年3月，Advanced Semiconductor Engineering, Inc. (ASE)、AMD、Arm、谷歌云、英特尔、Meta、微软、高通、三星和台积电宣布建立UCIe联盟，以打造小芯片生态系统，制定小芯片互联标准规范。

UCIe全称为Universal Chiplet Interconnect Express，即通用小芯片互连通道，这是一种开放的行业标准，旨在封装级别建立互连。UCIe联盟希望可以建立一个芯片到芯片的互联标准，并培育一个开放的小芯片生态系统，以满足客户对可定制的封装级集成的需求，连接来自多个供应商的芯片。在最早的UCIe 1.0里，涵盖了芯片到芯片之间的I/O 物理层、协议和软件堆栈等，并利用了PCI Express（PCIe）和Compute Express Link（CXL）两种高速互连标准。

UCIe全称为Universal Chiplet Interconnect Express，即通用小芯片互连通道，这是一种开放的行业标准，旨在封装级别建立互连。UCIe联盟希望可以建立一个芯片到芯片的互联标准，并培育一个开放的小芯片生态系统，以满足客户对可定制的封装级集成的需求，连接来自多个供应商的芯片。

目前UCIe 1.0规范已得到批准，涵盖了芯片到芯片之间的I/O 物理层、协议和软件堆栈等，并利用了PCI Express（PCIe）和Compute Express Link（CXL）两种高速互连标准。该规范是在Advanced Interface Bus（AIB）基础上进行的，英特尔开发了UCIe标准，并将其作为开放规范捐赠给创始成员。目前相关资料已提供给UCIe成员，并可以在网站上下载。

英特尔执行副总裁兼数据中心和人工智能事业部总经理Sandra Rivera表示：

将多个小芯片集成在同一个封装中，以在不同的细分市场提供产品，这种创新将是半导体行业的未来，也是英特尔IDM 2.0战略的支柱。对于这个未来而言，至关重要的是一个开放的小芯片生态系统，主要行业合作伙伴集结在UCIe联盟下共同努力，改变了行业交付新产品的方式，并继续兑现摩尔定律承诺的目标。

UCIe联盟表示，成员公司将开始研究下一代UCIe技术，包括定义小芯片外形、管理、增强的安全性和其他基本协议。