有接近三星内部的人士称是因为4nm吸引不到客户而被取消的，也有另外的声音说是三星将4LPE改名为5LPI了。究竟作何变化还是要看新的路线图才能够知道，但4nm情况有变应该是跑不了的。

图片来自于DigiTimes

相比之下，台积电方面于近期在N5P节点之后增设了一个进阶优化版的N4节点用来吸引更多的客户，其领先地位可见一斑。

未来一段时间内，高通将会是三星的主要客户之一，中端走量的骁龙765系列，包括前不久发布的768都选择了三星的7nm EUV工艺，另外还有未来的X60基带和骁龙875 SoC，应该都会选择三星的5nm制程进行生产。虽然客户不比台积电那边多，但起码能够回收一些研发成本，让他们能够继续向3nm时代进发了。

根据三星官方发布的新闻稿我们可以了解到的情况：

8nm Low Power Plus：称之为使用EUV（极紫外光刻）技术之前最具竞争力的工艺，这个工艺是基于目前的10nm改而来，8nm LPP工艺可以提供更好的性能表现以及更高逻辑门密度，由于技术难度较小加之是改进型工艺，今年年底将会率先试产。

7nm Low Power Plus：该工艺可以说是有了翻天覆地的变化，终于用上了EUV技术（意味着EUV技术将同时成熟）。在这个节点上，三星将会与全球唯一能生产EUV光刻机的ASML公司保持紧密合作，采购的EUV光刻机将会同时到位进行生产。在启用EUV技术节点上，三星和持保守态度的Intel一样，都是选择了7nm，今后所有的工艺都需要用上EUV技术才能生产，而研发、试产日程已经被三星提前至2018年。

6nm Low Power Plus：时间到了2019年，三星将会使用自己的解决方案，在7nm工艺上继续改进，获得更低功耗的芯片。

5nm Low Power Plus：三星计划在2019年快步小走，继续将工艺推进至5nm水平，将会进一步扩展FinFET的物理尺度结构，同时兼顾低功耗表现。

4nm Low Power Plus：将会是另一个转接点，将会采用全新的Multi Bridge Channel FET结构（简称MBCFET，多沟道场效应管），MBCFET是三星开发的专属技术，独特GAAFET(逻辑门环绕场效应晶体管)技术，使用二维纳米片晶克服物理扩展以及FinFET架构性能的局限性。这个历史性转变将会在2020年实现，也就是说我们目前主流的14nm工艺将会在不到3年时间缩减至4nm水平，科技真让人着迷。

FinFET和FD-SOI就像是孪生兄弟，FinFET是老大，永远领先一步，而FD-SOI则是像一个不紧不慢的弟弟，紧跟着时代的步伐。三星没有厚此薄彼，FD-SOI在其手上还是有很大发展空间。

2016年就实现了28nm FD-SOI工艺，而今年将会使用该工艺应用在射频芯片上，例如说是GPS芯片，因为FD-SOI在制造射频芯片、磁性随机存储芯片上有得天独厚的优势，2018年将会用在三星自行研发的eMRAM上，2019年则会将工艺提升至18nm水平，2020年应用到RF、eMRAM芯片上。

总的来说，三星的“饼”画得非常大，工艺推进速度远超我们认知的水平，而且三星半导体市场总监Kelvin Low表示，这个蓝图并不是天马行空，而且三星确确实实能在预期的时间点上实现。

小编表示，三星有钱真好，先不说ASML每台EUV光刻机售价超过一亿美元，单单是ASML每年仅仅能生产12台EUV光刻机的速度就能让大部分的半导体企业歇菜，而三星早就一年前买下了第一台EUV机器，而且今年的ASML生产线已经满负荷运作，其他半导体企业有钱想买也只能等来年，而且还要经历安装调试长达1年的产线建设期，三星可谓是抢占先机。

　　Intel日前在日本筑波市举行的一次技术会议上展示了公司的制程发展规划，表示其半导体制造工艺将在2022年升级到4nm。

　　近年来，Intel以每两年一次的速度不断更新制程技术，这也成为其领先业界的原因之一。由图可见，Intel将于2012年发展22nm技术，2022年采纳4nm技术。

　　当然，制程工艺的进步将涉及到大量的技术攻关，而且有关资料显示10nm以后的制程不太可能达到，因此Intel的计划能否如期进行还是个未知数。