Strix Point的12个CPU分布在两个CCX上，其中一个包含4个Zen 5内核，拥有16MB L3缓存；另一个则拥有8个Zen 5c内核，拥有8MB L3缓存，看起来Zen 5c并没有比Zen 5小很多，两个CCX使用IF总线连接CPU其他部位。

巨大的核显位于CPU芯片的中央，它基于RDNA 3.5架构，包含8组WGP，共16组CU，包含1024个流处理器，拥有4个渲染后端，相当于16个ROP，有不少逻辑控制电路，还有2MB L2缓存。GPU右侧和上方分别是媒体和显示引擎，支持H.264、H.265和AV1等多种视频格式的编解码。显示引擎负责将核显的帧输出编码为各种视频接口格式，最多支持4路视频输出，视频输出的物理层位于CPU边缘。

这是由@GPUsAreMagic所做的注释版本

Strix Point的NPU要比上代大得多，采用新一代XDNA 2架构，拥有32个AI引擎，此外NPU也拥有自己的缓存，根据AMD提供的数据，新的NPU算力达到50 TOPS，已经超过了微软对Copilot+的硬件要求。

四个32bit的内存控制器位于CPU一侧边缘，支持DDR5-5600和LPDDR5-7500内存，内存控制器拥有SRAM缓存，但不清楚具体容量是多少，这仲缓存设计也存在于Phoenix和Phoenix 2芯片上，但桌面处理器的IOD上是没有的。

在过去三代移动处理器上，AMD一直在削减PCIe通道数量，在Cezanne上有24条PCIe通道，到了Phoenix就剩20条，而Strix Point就只剩16条了，当中还要分4条PCIe给USB4，所以实际可分配的只有12条。