在2022年PCI-SIG开发者大会上，PCI-SIG庆祝其成立三十周年，并宣布了下一代的PCIe 7.0规范，计划在2025年向其成员发布。近日PCI-SIG宣布，推出PCIe 7.0规范的0.5版本，可供成员审查。这是PCIe 7.0规范的正式初稿，纳入了2023年6月发布0.3版本后从成员那里收到的所有反馈。
相比于PCIe 6.0规范，PCIe 7.0规范的数据传输速率将再次倍增，达到128 GT/s，大幅度高于PCIe 6.0的64 GT/s和PCIe 5.0的32 GT/s。一个PCIe 7.0 x16通道可以支持512 GB/s，使用了四级脉冲幅度调制（PAM4）信令和1b/1b flit模式编码和前向纠错（FEC），这些都延用了之前PCIe 6.0规范的功能。
此外，PCIe 7.0规范还重点关注了注重通道参数和覆盖范围、继续实现低延迟和高可靠性目标、提高电源效率、并保持与所有前几代PCIe技术的向后兼容性。PCI-SIG希望，PCIe 7.0规范可以成为800G以太网、人工智能/机器学习、超大规模数据中心、HPC、量子计算和云等数据密集型市场的可扩展互连解决方案。
就像PCI-SIG设计的其他规范一样，每个PCI Express规范都会有五个主要的节点。
0.3版本：概念。该草案描述了需要实现的目标和实现这些目标的方法。
0.5版本：第一稿。这个版本必须完全解决0.3草案中设定的目标，它还包括所有的架构方面和要求。此外，它还包含了来自各相关方的反馈意见，此时PCI-SIG的成员可以将功能添加到正在制定的规范中。
0.7版本：完整草案。这个版本必须有一套完整的功能需求和方法定义，因为在这个版本之后不能再增加新的功能了。此外，电气规范必须已经使用测试芯片进行了验证。在这一点上，PCI-SIG成员可以提出新接口的不同实现。
0.9版本：最终草案。此时，PCI-SIG成员正在对技术进行内部审查，以确保其知识产权和专利。同时，不允许进行任何功能上的修改。
1.0版本：最终版本。从这个版本开始，所有的更改和增强都必须通过正式的勘误表文档和工程变更通知（ECN）。
据了解，PCIe 7.0规范需要更短的PCIe走线，这使得根设备和端点设备之间的距离进一步缩短。目前要实现PCIe 5.0的设计，需要更厚的PCB和更高质量的用料，也就是说成本提高了，暂时还不清楚PCIe 7.0对于这方面的考虑。
我匿名了 04-06 10:37
显卡延长线的设计更难了
支持(3) | 反对(0) | 举报 | 回复
6#
LuluEh一代宗师 04-05 13:29 | 加入黑名单
支持(2) | 反对(0) | 举报 | 回复
5#
squallgy博士 04-04 17:07 | 加入黑名单
5.0还没普及了
支持(3) | 反对(0) | 举报 | 回复
4#
yochee教授 04-04 15:19 | 加入黑名单
串行内存要迎来春天了嘛，傲腾生不逢时
支持(1) | 反对(0) | 举报 | 回复
3#
我匿名了 04-04 10:01
支持(6) | 反对(0) | 举报 | 回复
2#
Xiao丶怀教授 04-03 20:18 | 加入黑名单
好家伙，这么看，等PCIe 7.0 x4的M.2固态出来，顺序速度差不多要和现在双通道的DDR5内存速度差不多了
就是不知道到时候4K的速度怎么样
支持(8) | 反对(0) | 举报 | 回复
1#
提示：本页有 6 个评论因未通过审核而被隐藏