日前国内IT网站PCINLIFE论坛管理员Edison曝光了多张NVIDIA用于展示的幻灯片,内容为NVIDIA ExaScale计划主要产品Echelon芯片的核心示意图及架构图等。
从图上可以看出,Echelon芯片内部拥有64个命名为“NoC(Network on Chip)”的SM模块,每个模块拥有4组SM单元,每组SM单元中拥有8个类似于CUDA Core的SM Lane单元,并通过内部界面与L2缓存及其它SM单元相互连接,另外在芯片中间还有8个LOC(Latency Processor)单元,预计芯片面积为290平方毫米,采用10nm工艺打造。
早前公布的Echelon架构图
实际上,早前NVIDIA亦曾经公布过Echelon架构图,当时称该芯片的双精度运算能力为20TFLOPS,不过在日前曝光的资料中就下降至16TFLOPS。对此Edison称,最新的参数可能是没有算入CPU的运算能力。
超能网友一代宗师 2012-01-09 18:26 | 加入黑名单
该评论年代久远,荒废失修,暂不可见。
支持(0) | 反对(0) | 举报 | 回复
4#
超能网友一代宗师 2012-01-09 18:25 | 加入黑名单
该评论年代久远,荒废失修,暂不可见。
支持(0) | 反对(0) | 举报 | 回复
3#
超能网友编辑 2012-01-09 17:51 | 加入黑名单
该评论年代久远,荒废失修,暂不可见。
支持(0) | 反对(0) | 举报 | 回复
2#
游客 2012-01-09 15:41
该评论年代久远,荒废失修,暂不可见。
支持(0) | 反对(0) | 举报 | 回复
1#